09 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59-135684

MInt. Cl.3 G 11 C 9/06 G 06 F 13/00

識別記号

庁内整理番号 8219-5B 7361-5B 砂公開 昭和59年(1984)8月3日

発明の数 1 審査請求 未請求

(全 3 頁)

のパッフアメモリ間のデータパイパス方式

川崎市中原区上小田中1015番地

富士通株式会社内

昭58-9554 创特

者 野嶋賢一

20出

70杂 明

昭58(1983)1月24日

願 人 富士通株式会社

川崎市中原区上小田中1015番地

00代 理 人 弁理士 松岡宏四郎

1. 発閉の名称

**パッファメモリ間のデータバイパス方式** 

2. 特許級求の範囲

パッファメモリを値えた中央処理装置と、 譲中 央処理装置を複数接続出来る記憶装置とを備えた スワップ方式のマルチプロセッサシステムに於て. 袋記憶装置の書込みデータバスから統山しデータ パスヘデータをパイパスする手段を設け、前記パ ッファメモリ間でデータ転送を必要とする場合。 袋パイパスする手段を経由して直接パッファメモ り間でデータの転送を行うことを特徴とするパッ ファメモリ間のデータパイパス方式。

# 3. 発明の詳細な説明

(a) 発明の技術分野

本発明はパッファメモリを備えた中央処理装置 と、族中央処理装置を複数接続出来る記憶装置( 主記憶装置又は中央処理装置と主記憶装置間に設 けられる中間パッファ記憶装置)とを鍛えたスワ ップ方式のマルチプロセッサシステムに保り、特

に彼マルチプロセッサシステムに於けるプロセッ サ間のデータ転送時間を短縮するパッファメモリ 間のデータバイパス方式に関する。

### (b) 從來技術と問題占

従来のバッファメモリを備えた中央処理装置と、 **協中央処理装置を複数接続出来る記憶装置とを備** えたスワップ方式のマルチプロセッサシステムで は、旅記博装置に該中央処理装置のバッファメモ りとの間にデータを転送するルートはあるが、彼 記憶装置内にデータをパイパスするルートが低い 為、中央処理装置相互間で直接データの転送を行 う必要が生じた場合、中央処理接着のバッファメ モリ関でデータの転送を行う手段が無く。一旦旅 記憶装置にデータを書込んだ後、提出しを行って 転送するしか方法が無い。従って記憶装置に於け る書込み、読出しシーケンス分だけ時間が余計に 掛かるという欠点がある。

## (c) 発明の目的

本発明の目的は上記欠点を除く為。各中央処理 装置の内取中央処理装置で必要となったデータが、

特別昭59-135684(2)

他の中央処理装置のバッファメモリに存在する場合、該他の中央処理装置からムーブアウトされたデータを記憶装置に審込むのと平行して要求元の或中央処理装置へ該データをパイパスさせ、転送時間の短縮を計ることを可能とするパッファメモリ間のデータバイパス方式を提供することにある。(4)発明の構成

本免別の構成はバッファメモリを係えた中央処理装置と、 第中央処理装置を複数接続出来るセッサ システムに於て、 設記 (建装置の書込みデータバス から続出しデータ バスヘデータをバイバス 手段を投け、 前記 バッファメモリ間でデータ 転送を行う機に したものである。

#### (\*) 発明の実施例

. . . .

図は本発明の一実施例を示す図路のブロック図 である。中央処理装置1にはバッファメモリ3と、 パッファメモリ3のアドレス情報、育効性等が配

格納すると共に、選択国路10を切り換えて統出 しデータバス20を経てパッファノモリ3へ同時 に送出する。パッフォメモリ3にデータがを れたことで中央処理装置1の統出し動作は完了する。そしてレジスタ13に持納されたデータは モリ14に書込まれる。中央処理装置1が配貨 置16にアクセスしてデータの統出しを行う時。 パッファメモリ6に要求するデータが存在しない 場合、メモリ14よりレジスタ15にデータが統 出され、選択国路10を経てパッファメモリ3に 送出される。

中央処理装置 2 を中心とする動作の場合は上記と同様であるが、参照されるタグは 7 でパッファメモリ 3 よりムーブアウトされたデータは書込みデータバス 1 9 を経て選択回路 1 1、1 2 を経由し、誘出しデータバス 1 7 を経てパッファメモリ 6 に転送される。

### (() 発明の効果

以上説明した如く、本発明は各中央処理装置の 内或中央処理装置で必要となったデータが、他の 促されるタグ 4 が内職され、中央処理装置 2 には パッファメモリ 6 と、パッファメモリ 6 のアドレス情報、有効性等が記憶されるタグ 5 が内職される。記憶装置 1 6 にはタグ 4 の内容がコピーされるタグ 7 と、タグ 5 の内容がコピーされるタグ 9 がある。ここで中央処理装置 1 を中心にして動作を他明する。

中央処理装置 1 が必要とするデータがパッファメモリ 3 に無い時は、中央処理装置 1 は配性装置 1 6 をアクセスして必要とするデータを統出する。配性装置 1 6 の制御回路 8 はタグ 9 を参照し、中央処理装置 1 0 の映水するデータが中央処理装置 2 のパッコメンをはいる。中央処理装置 2 に設データのムーブアウトを指示し、中央処理装置 2 よりムーブアクトのアクセスがあると、制御回路 8 はパップアットのアクセスがあると、制御回路 8 はパップアットを1 6 より告込みデータパス 1 8 を経て 送出されるデータを選択西路 1 1 経てレジスタ 1 3 に

中央処理装置のパッファメモリに存在する場合. 該他の中央処理装置からムープアウトされたデータを配性装置に審込むのと平行して要求元の設中 央処理装置へ該データをパイパスさせ、転送時間 の短縮を計ることを可能とする為、その効果は大 なるものがある。

# 4. 図面の簡単な説明

図は本発明の一実施例を示す函路のブロック図 である。

1. 2 は中央処理装置、3. 6 はパッファメモリ、4. 5. 7. 9 はタグ、8 は制御回路、10.11.12 は選択回路、13. 15 はレジスタ、14 はメモリ、16 は記憶装置である。

代理人弁理士

松岡宝四郡

